# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-136635

(43) Date of publication of application: 01.06.1993

(51)Int.CI.

H<sub>0</sub>3F H<sub>0</sub>3F 3/45

H04L 25/06

(21)Application number: 04-118069

(71)Applicant: INTERNATL BUSINESS MACH

CORP (IBM)

(22)Date of filing:

10.04.1992

(72)Inventor: DREPS DANIEL M

RIZZO RAYMOND P

(30)Priority

Priority number : 91 698626

Priority date: 10.05.1991


Priority country: US

#### (54) SIGNAL RECEIVER

#### (57)Abstract:

PURPOSE: To provide a feedback circuit 32 for a balanced code reception amplifier circuit 24 to eliminate an offset of an amplifier circuit being a cause to deteriorate the performance.

CONSTITUTION: A differential trans-impedance amplifier circuit 24 used to amplify an optical signal sent by a balanced code has a level decoding circuit 32 that integrates a digital output of the amplifier circuit 24 and feeds back the integration result to one of differential input terminals of the amplifier circuit 24. The feedback signal is used to eliminate an unbalanced component from an output of the amplifier circuit 24. Then the balanced output of the amplifier circuit 24 is processed by a clock re-configuration circuit to sample accurately a received optical signal at a low bit error rate.



### **LEGAL STATUS**

[Date of request for examination] 10.04.1992

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than withdrawal

the examiner's decision of rejection or application converted registration]

17.02.1997 [Date of final disposal for application]

[Patent number]

[Date of registration]

Best Available Cop

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

#### (11)特許出願公開番号

## 特開平5-136635

(43)公開日 平成5年(1993)6月1日

(51) Int.Cl. <sup>5</sup>		識別記号	<b>庁内整理番号</b>	FI	技術表示箇所
H03F	3/34	Α	8124-5 J		
	3/45	Z	7328-5 J		
H04L	25/06		8226-5K		

## 審査請求 有 請求項の数4(全 8 頁)

		_	<u> </u>
(21)出願番号	特願平4-118069	(71)出願人	390009531
			インターナシヨナル・ビジネス・マシーン
(22)出顧日	平成4年(1992)4月10日		ズ・コーポレイシヨン
			INTERNATIONAL BUSIN
(31)優先権主張番号	07/698626		ESS MASCHINES CORPO
(32)優先日	1991年5月10日		RATION
(33)優先権主張国	米国(US)		アメリカ合衆国10504、ニユーヨーク州
			アーモンク (番地なし)
		(72)発明者	ダニエル・マーク・ドレプス
			アメリカ合衆国、ニユーヨーク州13760、
			エンデイコツト、パインクノール・ロード
			114番地
		(74)代理人	弁理士 頓宮 孝一 (外2名)
			最終頁に続く
		I	

## (54) 【発明の名称】 信号受信装置

#### (57)【要約】

【目的】木発明は性能を低下させる増幅回路のオフセツトを除去する平衡コード受信増幅回路24用の帰還回路32を提供することである。

【構成】平衡コードにより伝送された光信号を増幅する際に用いられた差動トランスインピーダンス増幅回路24は、増幅回路24のデイジタル出力を積分し、かつこの結果を増幅回路24の差動入力端子の1つにフイードバツクするレベル復元回路32を有する。フイードバツク信号は当該増幅回路24の出力から不平衡を除去する。その後平衡化された増幅回路24の出力は、受信された低ビツトエラー率の光信号を正確にサンプリングするためにクロツク再構成回路によつて処理される。




図1 ファイパ光受信装置

#### 【特許請求の範囲】

【請求項1】 伝送されて来た平衡コードから多ピツト2 値デイジタルメツセージを再現する受信装置において、 受信した平衡コードを増幅し、かつ2値デイジタル出力 を送出する差動増幅回路と、

上記差動増幅回路のデイジタル出力を積分し、かつ上記 差動増幅回路の入力端子の1つにフイードバツク信号を 送出する増幅回路のデイジタル出力端子に結合された能 助素子レベル復元回路とを具えることを特徴とする信号 受信装置。

【請求項2】上記レベル復元回路はさらに、上記差動増幅回路によつて与えられた論理「H」レベルのデイジタル信号及び論理「L」レベルのデイジタル信号のパルス幅の差を決定する手段と、上記差動増幅回路からのデイジタル出力が平衡となるように上記パルス幅の差の信号を積分し、かつ上記差動増幅回路の上記入力端子の1つに上記信号を送出する手段とを具えることを特徴とする請求項1に記載の信号受信装置。

【請求項3】光学的に伝送されて来た平衡コードから多 ビット2値デイジタルメッセージを再現するフアイバ光 20 受信装置において、

受信した光信号を電気的信号に変換する光検出回路と、 上記電気的信号を増幅しかつ2値デイジタル出力を供給 するようになされていると共に、上記光検出回路に結合 された電流を交互に切り換える差動増幅回路と、

上記差動増幅回路のデイジタル出力を積分し、かつ上記 差動増幅回路の入力端子の1つにフイードバツク信号を 供給する上記差動増幅回路のデイジタル出力に結合され た能動素子レベル復元回路とを具えることを特徴とする 信号受信装置。

【請求項4】上記レベル復元回路はさらに、上記差動増幅回路によつた与えられた「H」レベルのデイジタル信号及び「L」レベルのデイジタル信号のバルス幅の差を決定する手段と、上記差動増幅回路からのデイジタル出力が平衡となるように上記パルス幅の差の信号を積分し、かつ上記差動増幅回路の上記入力端子の1つに上記信号を送出する手段とを具えることを特徴とする請求項3に記載の信号受信装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は信号受信装置に関し、特に2値通信受信装置について、平衡コードを処理するファイバ光受信装置における増幅回路のオフセットを除去する増幅帰還回路に適用して好適なものである。

[0002]

【従来の技術】一般的に2値通信受信装置は、マイクロボルトないしミリボルトレンジの信号によつて動作し、この信号は論理レベルにまで増幅する必要がある。通常は差動入力装置が用いられる。入力段は完全には平衡が維持されておらず、多段増幅器を用いた場合各段は前の 50

オフセツトを加えて増幅する。レーザを用いて光信号を発生させる場合、レーザ特性もDCオフセツト問題の一因となり得る。増幅回路の出力をゼロにするのに必要な入力電圧の差分を入力オフセツト電圧と呼ぶ。オフセツトは、増幅回路に用いるトランジスタを製造する際に発生した変動のために生ずる。入力オフセツト電圧は温度及び時間に応じてドリフトする。不平衡は入力信号と共に増幅され、当該増幅回路のデイジタル化された出力においてデイジタル化信号の時間周期に歪みを生じさせる。

2

[0003]

【発明が解決しようとする課題】高速デイジタル(ギガ ピツトシステム)フアイバ光データシステムは平衡コー ド系を用い、これによりデータ再現回路を簡略化する。 平衡コード系においては高ピツト及び低ピツトの平均数 が等しい。光学システムにおいて、増幅回路から出力さ れる信号は例えばラツチ回路を制御することにより増幅 回路のデイジタル出力をサンプリングするクロツク復元 回路によつて処理されるようになされた光学システムの 場合、クロツク復元回路は高いレベル(これを「H」レ ベルと呼ぶ)のデイジタルパルス及び低いレベル(これ を「L」レベルと呼ぶ)のデイジタルパルスの幅が等し いということを前提としている。当該パルスの長さが等 しくないとき、データをサンプリングする際のピツトエ ラー率が増加し、その結果達成し得るデータ伝送率を制 限する結果になる。パルス幅の歪みを低減することによ り、ピツトエラー率を低下させる。送信装置及び受信装 置間を所望の距離にしたシステムにおいて、ピツトエラ 一率が増加するとこれがデータの統合性に不利な影響を 与える。感知性が10 [dbm]低下すればオフセツト効果の 原因となり得、オフセツト効果は所望のピツトエラー率 を維持するために約20[km]の距離の不利益を引き起こし

【0004】本発明の目的は性能を低下させる増幅回路のオフセットを除去する平衡コード受信増幅回路用の帰環回路を提供することである。

【0005】本発明の他の目的は最高のピツトエラー率 を増幅回路から得ることができる平衡コード受信増幅回 路用の帰還回路を提供することである。

### 【0006】本発明の他の目的は増幅回路と同一の集積 回路にも搭載できる帰還回路を提供することである。

【0007】本発明のさらに他の目的は、高利得のトランスインピーダンス増幅回路を用いる際に増幅回路のオフセットを適正に平衡を保たせるようにしたレベル復元回路を提供することである。

[0008]

【課題を解決するための手段】かかる課題を解決するため本発明においては、伝送されて来た平衡コードの多ピット2値デイジタルメツセージを再現する受信装置10において、受信した平衡コードを増幅し、かつ2値デイ

3

ジタル出力を送出する差動増幅回路24と、差動増幅回路24のデイジタル出力を積分し、かつ差動増幅回路24の入力端子の1つにフイードバツク信号を送出する差動増幅回路24のデイジタル出力端子に結合された能動素子レベル復元回路32とを具えるようにする。

#### [0009]

【作用】本発明の1つの特徴は、伝送されて来た平衡コードの多ピツト2値デイジタルメツセージを受信する受信装置を提供することである。当該受信装置は受信した平衡コードを増幅し、かつ2値デイジタル出力を供給する差動増幅回路を含む。さらに当該増幅回路はデイジタル出力端子に結合され、かつ差動増幅回路の入力端子の1つにフイードパツク信号を送出する能動素子レベル復元回路を含む。当該レベル復元回路は増幅回路によつて与えられた「H」レベルのデイジタル信号及び「L」レベルのデイジタル信号のパルス幅の差を決定し、かつパルス幅の差の信号を積分する。この積分されたパルス幅は、増幅回路から平衡デイジタル出力が得られるように差動増幅回路の入力端子の1つに送出される信号である。

#### [0010]

【実施例】以下図面について、本発明の一実施例を詳述 する。

【0011】以下に参照する図面における同一の符号は 同一の素子を表す。図1には本発明を利用するフアイバ 光受信回路10を示す。フアイパ光受信回路10はその 入力端子に光検出PINダイオード12を有する。光1 4が光検出PINダイオード12に入射すると、当該光 検出PINダイオード12は導通状態となる。光検出P INダイオード12は、低い熱雑音源を与えるダイオー ド16及び18の直列抵抗が低いので、これらダイオー ド16及び18によつてバイアスされる。 またバイアス を与えるために各ダイオード16及び18を抵抗に置き 換えることもできる。光検出PINダイオード12のア ノード及びカソードはACカツプリングコンデンサ20 及び22を介して差動トランスインピーダンス(電圧に 対する電流) 前置増幅回路24の差動入力端子に適用さ れる。前置増幅回路24の帯域通過は送信されたコード が走る最長の長さ及び最短の長さに調整され、バツフア 回路26は前置増幅回路24の出力端子に接続されて前 40 置増幅回路24のDC電圧スウイングをAC電流スウイ ングに変換するために用いられる。複数の利得セル28\*

## I (時間T1) = (2 I-I) × (時間T2)

【0015】ここで時間T1は駆動回路30の出力信号が「H」レベルであるときの時間であり、時間T2は駆動回路30が「L」レベルのときの時間である。時間T1の間スイツチ型電流引抜き回路は切り離され、また時間T2のときスイツチ型電流引抜き回路はスイツチ型電流引抜き回路及び電流源の接続点に接続してその接続点から電流を引き抜く。

\*A~28Dはパツフア回路26の出力端子に縦競接続される。

【0012】米国特許出願第07/512,304号に記述されて いるように、好適に実行される各利得セルは、第1及び 第2の共有エミツタ差動トランジスタ、当該トランジス 夕のエミツタに結合された電流源並びに電源端子及び第 2のトランジスタのペース間に接続された第1の複数の 順方向にバイアスされた直列ダイオードを含み得る。第 1の利得セルの第1のトランジスタのコレクタは第2の 利得セルの第1のトランジスタのベースに結合され、第 1の利得セルの第2のトランジスタのコレクタは第2の 利得セルの第2のトランジスタのペースに結合される。 パイアスダイオードの固有抵抗が低いため増幅回路の動 作速度は早くなるので、電源電圧を高めずに電流を増幅 することができる。電流源はトランジスタを飽和させず に、すなわち動作速度を低下させずに、高レベル信号の 利得を制限する。各ダイオードの固有抵抗及びベースの 固有抵抗並びに各トランジスタのエミツタ層は、各セル の利得がトランジスタのベースに接続されたダイオード の数と等しくなるように同一にする。駆動回路30は利 得セル28Dの出力端子に接続される。レベル復元回路 32は駆動回路30及び前置増幅回路24間に接続され る。シングルエンドレベル復元回路は増幅回路段に存在 するDCオフセツトを除去して増幅回路の出力の不平衡 を除去する。

【0013】図2は図1に示されているレベル復元回路32の高レベル回路を示す。電流Iを供給する電流源36は、電流2Iを引き抜く接地されたスイツチ型電流引抜き回路38に直列に接続されている。このスイツチ型電流源は光検出PINダイオード12における「H」レベルの光及び「L」レベルの光を表す図1の駆動回路30のデイジタル化された出力によつてターンオン及びターンオフされる。スイツチ型電流源は駆動回路30の出力の論理レベルが「L」レベルのとき動作し、増幅回路の出力の論理レベルが「H」レベルのパルス及び「L」レベルのパルスのパルス限が「L」レベルのパルス及び「L」レベルのパルスのパルス幅が等しいとき、電流源及びスイッチ型電流引抜き回路の接続点に供給される信号を示す。

7 【0014】 【数1】

## ~ 2 ) ..... (1)

【0016】直列に接続されている安定抵抗40及び積分コンデンサ42がスイツチ型電流引抜き回路38に並列に接続されている。安定抵抗40は増幅回路に発振を生じさせるフイードパツクループにおける不安定性を回避する。可変抵抗44の一端は電流源及びスイツチ型電流引抜き回路の接続点に接続され、可変抵抗44及は電圧源に接続される。分離抵抗46は可変抵抗44及

び安定抵抗40間に接続され、レベル復元回路32の出 力端子は当該分離抵抗46を介して前置増幅回路24の 反転入力端子に供給される。電流源36及びスイツチ型 電流引抜き回路38の接続点からの信号は安定抵抗40 を介して積分コンデンサ42に与えられ、積分コンデン サ42はこの信号をフイルタリングし、かつ時間T1及\* \*び時間T2において生ずる入出力電流の電流時間積比に 基づいて積分コンデンサ42の両端にDC電圧を形成す る。次式(2)は安定状態における電流時間平衡条件を 示し、式(4)は電流時間積比を示す。

※切り離されている。Toffは増幅回路のデイジタル出

力が「L」レベルであるときの時間であり、スイツチ型

[0017]

[0019]

電流源は電流を切り換える。

【数2】

Isource×Ton=(Isink-Isource)×Toff

..... (2)

【0018】電流Isourceは電流源によつて供給 された電流であり、電流Isinkはスイツチ型電流引 抜き回路によつて供給された電流により供給される電流 である。Tonは増幅回路のデイジタル出力が「H」レ

ベルのときの時間であり、このときスイツチ型電流源は※

【数3】 ····· (3) Pratio = Isource/Isink と定義すると、 ★【数4】

[0020]

 $Ton = (1/Pratio-1) \times Toff$ ····· (4)

となる。

【0021】 D C電圧を抵抗40及び46を介して前置 増幅回路24の入力端子にフイードパツクすることによ り、「H」レベルのパルス及び「L」レベルのパルスの パルス幅が等しくなるように調整する。例えば積分処理 により積分コンデンサ42に発生するDC電圧が極端に 「し」レベル(増幅回路のオフセツトによつて、発生す る論理「L」レベルのパルス幅に対して論理「H」レベ ルのパルス幅が狭い)のとき、前置増幅回路24の反転 入力端子へのフイードパツクは、論理「H」レベルのパ ルス幅を一段と広くし、かつ論理「L」レベルのパルス 幅を一段と狭くし、これにより論理「H」レベルのパル ス幅を補正する。かかる動作は積分処理が満足されるま で続けられる。かくして、データストリームによつて発 生された電流時間積が積分コンデンサにDC電圧を発生 したとき、増幅回路にフイードバツクがなされることに より平衡出力を形成する結果を生ずる。電流源及びスイ ツチ型電流引抜き回路は不完全な素子から構成されてい るが、例えばレーザトリミングによつて調整し得る可変 抵抗44を設けることにより、レベル復元回路における 初期誤差を除去し、例えばスイツチ型電流源の電流が正 確には電流源の電流の2倍にはならないために、この初 期誤差が帰還回路の有効性を低減するおそれがあるよう な場合でも、当該初期誤差を除去できる。可変抵抗44 に供給される電圧をゼロ〔v〕又は必要に応じて負の電 圧にすることができる。

【0022】図3は図2のレベル復元回路に用いられる トランジスタ及び抵抗を示す。電流を2つの負荷に供給 する電流ミラー回路は、PNPトランジスタ50、5 2、51及び56を有し、トランジスタ50、52及び 54は整合されている。トランジスタ50はそのコレク

20 夕から所定の電流Irefを引き抜かれ、その結果トラ ンジスタ50は適正な電圧Vbeをもつ状態になる。ト ランジスタ50には並列に、同じ抵抗値のエミツタ抵抗 58をもちかつベースが互いに接続されたトランジスタ 52及び54が接続されている。エミツタ抵抗58は同 一の電源に接続される。トランジスタ56のペースはト ランジスタ50のコレクタに接続され、かつそのエミツ タはトランジスタ50、52及び54のペースに接続さ れて適正なベース電流を供給する。トランジスタ56の コレクタは接地されている。トランジスタ52のコレク タの電流は、NPNトランジスタ60、62及び64を 有する2つの電流を引き抜く電流引抜き回路に供給され る。トランジスタ60、62及び64は整合されたトラ ンジスタである。トランジスタ60はそのコレクタに電 流Ⅰを供給され、その結果適正な電圧Vbeをもつ状態 になる。トランジスタ62及び64は同一の電圧値Vb e を有し、従つて同一の電流を引き抜くようにトランジ スタ60と並列に接続されている。エミツタ抵抗66は 同一の抵抗値を有し、接地されている。トランジスタ6 0、62及び64のペースは共通に接続されている。ト ランジスタ60のペースはトランジスタ60のコレクタ に接続されてペース電流を与える。トランジスタ54の コレクタはNPNトランジスタ68を介してトランジス タ62のコレクタに接続されている。プロツク70にお いてダイオードドロツブ及び抵抗によつて達成され得る DCレベル遷移後の駆動回路30の正の出力は、トラン ジスタ68のベースに接続されている。増幅回路の正の 出力の位相と 180 (°) 異なる位相を有する増幅回路の 負の出力も、プロツク70においてDCレベル遷移を受 け、NPNトランジスタ72のペースに接続されてい る。トランジスタ72のコレクタ及びエミツタはそれぞ *50* 

れ電源及びトランジスタ64のコレクタに接続されている。トランジスタ54及び68のコレクタの接続点は安定抵抗40を介して積分コンデンサ42に接続されることにより接地される。またトランジスタ54及び68のコレクタの接続点は可変抵抗44を介して電源に接続されている。トランジスタ54及び68のコレクタの接続点は分離抵抗46を介して前置増幅回路24の反転入力端子に接続される。

【0023】動作時、平衡コード系を用いて情報を受信 装置10に伝送する。平衡コード系において「H」レベ 10 ルのパルス及び「L」レベルのパルスの数は、予め定め られた数の伝送されたビツト以上である。例えば8を10 に置き換える型式のコード化系においては20ピットごと に 50[%] のデユーテイサイクルが達成される。駆動回 路30の出力端子には、受信装置に伝送されたデイジタ ル情報に対応するデイジタル化された出力が得られる。 この情報は駆動回路30の出力をサンプリングするため のラツチ回路(図示せず)を制御するクロツク復元回路 に与えられる。クロツク復元回路は「H」レベルのデイ ジタルパルス及び「L」レベルのデイジタルパルスの幅 が等しいという事実を前提としている。当該パルスの長 さが等しくないとき、データをサンプリングする際のビ ツトエラー率が増加し、これが達成することができるデ ータ伝送率及びデータ伝送距離を制限する結果になる。

【0024】トランジスタ54及び68の2つのコレクタの接続点の電流パルスは、トランジスタ68及び72がパイアスをかけられて交互に導通状態になるとき生じ、積分コンデンサ42によつて積分される。積分コンデンサ42は当該電流パルスをフイルタリングして積分コンデンサ42の両端に入出力電流の電流時間積比に対応するDC値になる電圧を提供する。好適な実施例の場合同一チップ上において、電流源ミラー動作はPNPトランジスタで実行され、電流引抜きミラーはNPNトランジスタで実行されるので、これら2つの型式のトランジスタ、すなわちPNPトランジスタ及びNPNトランジスタ、すなわちPNPトランジスタ及びNPNトランジスタ間には電流利得のような特性に相違がある。PNPトランジスタの電流利得は一段と小さいので、PNPトランジスタは供給される電流の2倍以上の電流でなる引抜き電流のような少ない電流を与える。レベル復元回\*

\*路における他のいかなる種類の回路でも、この相違は、 レーザトリミングによる初期の校正中にレベル復元回路 32を含むチツブを有するモジユールの基板部分に配置 することができる可変抵抗44によつて補うことができ る。校正中平衡な「H」レベルのパルス及び「L」レベ ルのパルスの入力を交互に前置増幅回路24に直接供給 することができる。

【0025】レベル復元回路はコンデンサに電流を供給 する電流源をもつ能動素子を含むので、当該コンデンサ は積分回路として動作する。レベル復元回路によつて与 えられるDC補正は、DC動作時利得が大きいため、ほ とんど完全になされる。レベル復元回路が受動素子だけ を有する場合、増幅回路の出力端子に検出される不均衡 は平均化されてフイードパツクされるだけである。不均 衡が補正されないままである場合には、平均化されたも のはそのままである。本発明においては、いかなる不平 衡があつても、不平衡が補正されるまで、一定の正味の 電流がコンデンサに供給され又は除去される結果にな る。積分容量の値は、データが走る最大長が前置増幅回 路24だけの帯域通過によつて減衰される以上に減衰さ れた周波数以下の周波数応答に適合させるために前置増 幅回路24の帯域通過以下に選択される。分離抵抗46 の抵抗値は、前置増幅回路24の反転入力端子及びレベ ル復元回路32間を分離するように選択され、光検出P INダイオード12によつて供給される電流をレベル復 元回路に向かわせないようにする。

【0026】図4は 200[Mbit]のパターンにおけるクロスオーパ歪みを示す。図5はクロスオーパ歪みが低減され、かつレベルを復元された出力信号を示し、これにより りピツトエラー率のペナルテイを増加させずに、一段と長い距離で通信することができる。

【0027】200[Mbit]及び1[Gbit]のビット率を有するシステムにおいて、差動増幅回路をもつ能動素子帰還回路を用いて次式(5)によつて決定されるようにプラス2[%]又はマイナス2[%]以下に歪みを低減する

【0028】 【数5】

歪み〔%〕=((Ton-Toff)/(Ton+Toff))×100〔%〕

..... (5)

【0029】デユアルエンドフイードバツクと比較して、前置増幅回路24の差動入力端子の1つにフイードバツクされるシングルエンドフイードバツクを用いることにより、増幅回路の性能を低下させる真性雑音を生じさせないようにできる。

【0030】増幅回路のオフセツトを補正する高利得フ イードバツクをもつ平衡コード通信受信装置については *50*  上述した。

【0031】上述の通り本発明をその最適な実施例に基づいて特定的に図示、説明したが、本発明の精神及び範囲から脱することなく形式及び詳細構成の双方について種々の変更を加えてもよい。

[0032]

【発明の効果】上述のように本発明によれば、増幅回路

のオフセットを除去する平衡コード受信増幅回路用のレベル復元回路を提供することにより、パルス幅の歪みを 低減し、これによつてビットエラー率を低下させてデータ伝送率を簡易かつ確実に高めることができる。

#### 【図面の簡単な説明】

【図1】図1はシングルエンドフイードバツクの増幅回路を有する光通信受信装置を示す回路図である。

【図2】図2は本発明に従つた図1のレベル復元回路の「H」レベル系を示す回路図である。

【図3】図3は図2のレベル復元回路を実行した部分的 10 なプロツクを示す回路図である。

【図4】図4は補正されていないパルス幅をもつデイジ タル信号示す波形図である。

【図5】図5は補正されたパルス幅をもつデイジタル信

号を示す波形図である。

#### 【符号の説明】

10……光受信回路、12……光検出PINダイオード、14……光、16、18……ダイオード、20、22……ACカツプリングコンデンサ、24……前置増幅回路、26……パツフア回路、28A~28D……利得セル、30……駆動回路、32……レベル復元回路、36……電流源、38……スイツチ型電流引抜き回路、40……安定抵抗、42……積分コンデンサ、44……可変抵抗、46……分離抵抗、50、52、54、56……PNPトランジスタ、58、66……エミツタ抵抗、60、62、64、68、72……NPNトランジスタ、70……DCレベル遷移回路。

10

【図1】




図1 フアイパ光受信装置




図2 レベル復元回路




図4 補正されてないデイジタル信号

[図3]




図3レベル復元回路の実施




図5補正されたデイジタル信号

## フロントページの続き

(72)発明者 レイモンド・ボール・リゾ アメリカ合衆国、ニユーヨーク州13760、 ベスタル、シーデイ・ロード、ボツクス・ 386イー、アールデイー1

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.